基于HLS的Capon谱解相干IP核设计方法及装置

本发明公开了一种基于HLS的Capon谱解相干IP核设计方法及装置，通过划分后的子阵得到各子阵与全阵的相关性矩阵，以体现出各子阵关于Capon谱的权重占比，从而使加权后的结果更加精确；在保证孔径的基础上，利用空间平滑采样法，减少了硬件资源的消耗，提高了对相干信号的分辨能力；在具体使用时，用户可以根据自身需求对预设空间平滑次数进行设置，以增强封装而成的IP核的通用性；通过生成能够被FPGA直接调用的IP核，提高了算法的可移植性；占用硬件资源少、计算速度快，在工程上有较强应用性。