半导体器件和半导体系统

本申请涉及一种半导体器件和半导体系统。该芯粒包括：I3C控制器，用于接收通过I3C总线传输的处理请求，向DMA模块发送中断通知；DMA模块，用于在接收到中断通知的情况下，从I3C控制器内的响应队列缓存中读取处理请求相应的响应数据，根据响应数据，从I3C控制器内的接收数据缓存中读取payload数据，作为DMA数据；根据DMA数据执行相应的命令。由于半导体器件之间可以通过I3C总线实现数据传输，内部可以通过DMA方式实现数据传输，从而主半导体器件可直接向从半导体器件发送CPU镜像文件，而不需从半导体器件外挂存储设备以存储CPU镜像文件。因此，可解决不同厂商各自定义的低速接口间互不兼容的问题。