I2C总线拓扑下的容错系统、方法

本申请提供一种I2C总线拓扑下的容错系统、方法。所述I2C总线拓扑下的容错系统包括：主控节点、中板、多个扩展节点，其中：所述主控节点包括系统管理芯片，所述扩展节点包括智能I2C设备、I2C热插拔芯片、可编程逻辑器件；其中，所述系统管理芯片通过I2C总线与所述可编程逻辑器件和所述I2C热插拔芯片相连，所述可编程逻辑器件与所述I2C热插拔芯片和所述智能I2C设备两两相连；所述可编程逻辑器件用于接收所述系统管理芯片的I2C信号，并基于所述I2C信号对所述I2C热插拔芯片的使能信号进行高低电位转换；基于所述使能信号，所述I2C热插拔芯片控制所述智能I2C设备的打开与关闭。