包含限流电阻和电容阵列的相位插值器

本发明公开了一种包含限流电阻和电容阵列的相位插值器。为了提升相位插值器的线性度以及降低占空比失真，本发明的相位插值器包括核心电路和缓冲器；所述核心电路接收第一输入时钟和第二输入时钟，并输出核心时钟；所述缓冲器接收第一时钟，且所述缓冲器的输出端引出输出时钟；此外，所述核心时钟接入限流电阻的第一端，限流电阻的第二端连接电容阵列的输入端；所述电容阵列的输入端引出所述第一时钟。本发明不仅可以提高线性度，降低芯片内部的时钟抖动现象，还可以降低占空比失真。