一种计算和访存总延迟模拟方法及相关装置

本申请属于一种模拟评估方法，针对现有计算和访存总延迟的模拟方法进行大量不必要的依赖检查，以及输入不同时模拟效率和模拟速度低的技术问题，提供一种计算和访存总延迟模拟方法及相关装置，在每个张量的访存时间和访存顺序，以及每个计算片的时间已知的情况下，将DRAM访存在每个计算片上分为自由加载/存储阶段和依赖性检查阶段两个阶段执行，然后依据自由加载/存储阶段和依赖性检查阶段模拟DRAM FIFO行为，并记录对应的存储占用，用以进行计算和访存总延迟快速评估。为优化神经网络的设计和执行提供了重要的性能指标，有助于了解实际的硬件设计和算法优化。