一种高速串行通信接口、芯片及时钟分配方法

本申请提供了一种高速串行通信接口、芯片及时钟分配方法，该高速串行通信接口包括：内外互联模块、至少一个内部参考时钟缓冲模块和外部参考时钟缓冲模块；外部参考时钟缓冲模块与内外互联模块相连，内外互联模块与至少一个内部参考时钟缓冲模块相连；外部参考时钟缓冲模块用于接收外部时钟源的时钟信号，并输出至内外互联模块；至少一个内部参考时钟缓冲模块用于从其他高速串行通信接口接收时钟信号，并输出至内外互联模块，或者将从内外互联模块接收的时钟信号输出至其他高速串行通信接口；内外互联模块用于将从外部参考时钟缓冲模块接收的时钟信号，或者将从至少一个内部参考时钟缓冲模块接收的时钟信号作为高速串行通信接口的参考时钟。