前向纠错编码电路及FPGA芯片

本申请属于信号拟合处理技术领域，公开了一种前向纠错编码电路及FPGA芯片。该前向纠错编码电路包括第一存储模块和第二存储模块，均按第一时钟频率写入待编码数据，按第二时钟频率读取待编码数据；第一编码模块，按第二时钟频率接收待编码数据并编码为第一编码数据，按第二时钟频率输出第一编码数据；第二编码模块，按第二时钟频率接收待编码数据并编码为第二编码数据，按第二时钟频率输出第二编码数据；第三存储模块，按第二时钟频率写入第一编码数据，按第一时钟频率读取第一编码数据；第四存储模块，按第二时钟频率写入第二编码数据，按第一时钟频率读取第二编码数据。本申请解决了单一编码模块的瓶颈问题，提升了编码效率，满足高速FEC编码需求。