基于多核心约束求解的芯片验证方法、电子设备和介质

本发明涉及计算机技术领域，尤其涉及一种基于多核心约束求解的芯片验证方法、电子设备和介质，包括：S1、主线程获取目标约束问题的候选求解器核心集合；S2、主线程获取M个子线程；S3、主线程将目标约束问题拷贝M份，分别发送给每一Wm，每一Wm并行执行目标约束问题；S4、主线程返回最优Cm的求解结果，并生目标求解器核心集合；S5、当再次获取目标约束问题时，先选择D1求解目标约束问题；S6、监测功能覆盖率提升速度，若覆盖率提升速度满足预设的覆盖率提升速度降低条件，则执行S7；步骤S7选择一个目标Di，切换至目标Di求解目标约束问题，返回执行步骤S6。本发明提升了芯片功能覆盖率的收敛速度。