存储器的内建自测试系统

本发明提供一种存储器的内建自测试系统，属于集成电路领域。本发明的存储器包括：存储阵列，其包括用于存储数据的多个存储单元；控制器，其通过多路选择器与存储阵列电连接，并通过总线与测试机台电连接；内建自测试系统包括：内建自测试电路，其与控制器电连接，并通过多路选择器与存储阵列电连接，内建自测试电路用于对存储阵列进行测试；页缓存器，其与控制器和内建自测试电路电连接，用于在向存储阵列写入数据时，对写入数据进行缓存，并且用于在对存储阵列进行BIST时，暂存测试结果；一次性可编程存储器，其与控制器电连接，用于最终存储测试结果。本发明的存储器的BIST系统可以减小芯片占用面积，降低功耗。