基于FPGA的双目半全局匹配硬件加速方法及装置

本申请涉及一种基于FPGA的双目立体视觉硬件加速方法和装置，利用FPGA的高并行计算能力和低功耗特性，将Census变换、代价聚合等计算密集型任务从CPU转移到FPGA上进行处理，显著降低了CPU的负载。采用流水线和并行处理技术，对双目图像进行高效的半全局匹配计算，实现了实时且高精度的深度信息生成。通过对双目半全局匹配算法进行硬件加速，有效解决SLAM算法在实现前端的立体匹配计算时，因过度依赖CPU的计算资源，导致算法的计算速度下降，系统功耗增加的问题。本发明的硬件加速方法不仅大幅提升了算法的运行速度，并且显著降低了功耗，适用于资源受限的嵌入式系统或移动设备。