一种基于双CPLD双向控制的CPU同步系统及方法

本发明提供了一种基于双CPLD双向控制的CPU同步系统及方法，涉及芯片验证技术领域，CPU包含多个Die；包括主CPLD与从CPLD；将每个Die的引脚按照功能信号分类后与其物理距离最近的CPLD连接；主CPLD与从CPLD通过4根双向信号线和1根方向控制信号线进行连接；方向控制信号线用于控制4根双向信号线的数据方向；4根双向信号线用于根据方向控制信号线确定的数据方向进行双CPLD之间的数据传输，且4根双向信号线可在任意时刻切换为输入或输出，用以完成CPU的时序同步；本发明解决了引脚集中在单一CPLD所带来的资源限制和信号传输问题，保证各Die在启动、初始化及运行过程中能够保持一致性和可靠性。