可编程逻辑阵列的电路结构、配置方法、终端、介质及芯片

本申请提供一种可编程逻辑阵列的电路结构、配置方法、终端、介质及芯片。电路结构包括：依次连接的前级滤波控制模块、前级可配置运算逻辑模块、后级滤波控制模块、后级可配置运算逻辑模块以及可配置触发器模块；其中，根据获取的目标信号生成需求，分别对前级滤波控制模块、前级可配置运算逻辑模块、后级滤波控制模块、后级可配置运算逻辑模块以及可配置触发器模块进行配置，以使电路结构的输出满足目标信号生成需求。本申请可以根据信号生成需求对可编程逻辑阵列进行灵活配置，提高了可编程逻辑阵列的灵活性，从而提高了引入了可编辑逻辑阵列的控制系统的普适性。