基于静态存储器支持存内矩阵运算的处理器架构及处理器

本申请实施例提供一种基于静态存储器支持存内矩阵运算的处理器架构及处理器。其中，处理器是具有所提供的处理器架构的。处理器架构中的张量核心模块包括多个矩阵运算单元，且矩阵运算单元内具有多个存内计算宏单元，多个存内计算宏单元是采用脉动数据通路连接以形成二维脉动阵列，且每个存内计算宏单元包括多个并行的存储体，而存储体中包括支持存内矩阵运算的静态存储器阵列。由此可见，本方案提供的处理器架构其中是引入了基于静态存储器的存内计算宏单元以作为矩阵运算单元以实现支持存内矩阵运算，采用这种矩阵运算单元有利于提高处理器的整体性能，能更好满足生成式模型推理、训练的高能效需求。