时钟校准与展频系统及显示驱动芯片

本申请公开一种时钟校准与展频系统及显示驱动芯片，其中系统包括：高速图像接口用于接收外部时钟和帧同步信号；时钟生成电路用于生成内部目标调整时钟；时钟展频模块用于根据帧同步信号和内部目标调整时钟生成展频控制时钟，在展频控制时钟的控制下生成展频调整值，并根据展频调整值生成内部时钟个数期望值；时钟校准模块用于对外部时钟和内部目标调整时钟进行计数，并根据计数结果和内部时钟个数期望值生成第一级数字调制码字；时钟展频模块根据第一级数字调制码字和展频调整值生成第二级数字调制码字，以对内部目标调整时钟进行时钟频率的展频和校准。通过时钟校准与展频功能协同工作，提高了时钟精度，降低了电磁干扰和资源消耗。