一种基于SRAM的浮点乘累加运算电路及存内计算芯片

本发明公开了一种基于SRAM的浮点乘累加运算电路及存内计算芯片。该运算电路用于：分别按位计算均为浮点型的多比特输入值和多比特权重值的指数和以及尾数积；先确定最大指数，再筛选出与最大指数具有相同前两位的指数和，并筛除前两位不同的指数和所对应的尾数积，最后计算出剩余指数和与最大指数剩余位数的位数差，并开始计数，每到与位数差相同的周期时将对应的尾数积输入加法器树；将加法器树中的尾数积相加，且每周期在加法器树尾部进行移位相加，得到尾数总和；将最大指数和与尾数总和组合得到乘累加计算结果。本发明省去多余寄存器的面积损耗和加法器树的功耗损失，也能减少加法器树的计算损耗，应用前景非常广阔。