一种芯片的保持时间优化方法及其装置

本申请提出一种芯片的保持时间优化方法及其装置。所述芯片的保持时间优化方法包括：在待优化芯片的布局布线阶段中，根据所述待优化芯片的初始布局确定所述待优化芯片中的待优化单元；为所述待优化单元分配预留空间；在所述待优化芯片的布线阶段完成后，使用时序分析工具对所述待优化芯片进行时序分析，并根据所述时序分析的结果在所述待优化单元的预留空间中添加延迟单元。通过上述芯片的保持时间优化方法，避免了在待优化芯片中插入大量冗余的延迟单元。