一种应用于高精度逐次比较模数转换器的电容失配校正方法

本发明涉及模数转换器技术领域，具体公开一种应用于高精度逐次比较模数转换器(SAR ADC)的电容失配后台数字校正方法。针对传统校正技术中校准范围受限、收敛速度慢的问题，本发明提出一种结合分裂式(Split)ADC结构和扰动反向注入的校正方案。其方法包括：构建互补分段电容阵列并插入冗余电容，通过电容排序分组与桥接优化权重分配；利用双通道Split ADC同步采样，生成扰动信号并反向注入，结合最小均方(LMS)迭代算法动态调整电容权重；通过迭代，直至双通道输出差值为零，获得真实电容权重并输出校正结果。本发明通过扰动信号扩展非线性失配的校准范围，显著提升收敛速度，无需中断ADC正常转换流程。仿真表明，校正后有效位数(ENOB)从9.09位提升至15.75位，信噪失真比(SNDR)达96.60dB，且算法在15k采样点内完成收敛，优于传统Split ADC技术。