一种基于忆阻器阵列的卷积神经网络实现方法

本发明公开了一种基于忆阻器阵列的卷积神经网络实现方法，涉及半导体集成电路和神经形态计算领域。该方法通过将卷积神经网络的权重直接映射到忆阻器阵列的电导值中，利用忆阻器的非易失性存储和模拟计算能力实现神经网络的硬件加速。本发明以8×8忆阻器阵列为核心计算单元，在仅需6个训练周期的高效学习过程中即可实现26个字母97.2%的高识别准确率，显著优于同类型的3×3阵列和4×4阵列结构。本发明的8×8阵列不仅可处理更高复杂度的识别任务，还具备更优的计算效率，为高能效神经形态计算提供了创新性硬件实现方案，具有训练周期短、识别精度高、功耗低、可扩展性强等显著优势。