缓存、控制芯片、调试方法和上位机

本申请公开了一种缓存、控制芯片、调试方法和上位机。该缓存连接于中央处理器和总线之间，所述总线还与存储器连接，所述中央处理器以第一频率进行工作，所述总线和所述存储器以第二频率进行工作，所述第一频率大于所述第二频率；所述缓存包括至少一个缓存块，其中任意一个所述缓存块用于存放所述存储器中的至少一个数据块中任意一个数据块，所述缓存块与所述数据块的大小相同，其中，每个所述缓存块被划分至少两个缓存子块，所述缓存块中的至少两个缓存子块与所述数据块中的至少两个数据子块一一映射。本申请使得中央处理器与总线间的传输性能与功耗实现平衡，并提高了缓存的利用率。