键合芯片制造方法及电性能改善型键合芯片

本发明属于半导体器件制造领域，尤其涉及一种键合芯片制造方法及电性能改善型键合芯片。包括：步骤S1，将至少第一晶圆和第二晶圆堆叠键合而形成晶圆堆叠结构；步骤S2，蚀刻形成硅通孔导电图案层；步骤S3，以在晶圆堆叠结构的键合层侧边不会产生缝隙的方式，在晶圆堆叠结构外表面和硅通孔导电图案层表面形成阻挡层/籽晶层；步骤S4，进行电化学沉积，形成镀铜层。利用本发明，不用考虑堆叠晶圆的键合缝隙和侧壁的特殊形貌，可以运用单片晶圆常规的B&S PVD、Cu电化学电镀的工艺配方，大大减小了工艺开发的周期与工艺难度。