摘要
本发明提供一种优化PSRAM的fmax的布局方法,该方法包括:将PSRAM接口的多个I/O预先布局在芯片的一侧区域的上下两端;将一部分与PSRAM上端的I/O相连接的EMB布局在芯片与I/O同侧的上半区域,将另一部分与PSRAM下端的I/O相连接的EMB块布局在芯片与I/O同侧的下半区域,以缩短EMB与I/O的连接路径;通过区域约束方法将与PSRAM关联的逻辑单元约束在芯片与I/O同侧的一侧区域中;其中,逻辑单元包括REG和其他逻辑单元;通过布局算法将与PSRAM关联的逻辑单元布局在芯片与I/O同侧的一侧区域中;其中,REG相对于其他逻辑单元优先布局在芯片与I/O同侧的一侧区域中。通过本发明提供布局方法,可以降低逻辑单元之间的延迟,提升PSRAM最大工作频率,并降低芯片的功耗。
技术关键词
布局方法
逻辑
芯片
数据总线接收器
数据多路复用器
数据总线驱动器
布局算法
约束方法
地址生成器
时钟树
缓冲器
接口
长轴
时序
功耗
信号
系统为您推荐了相关专利信息
集群
数据同步调度方法
负载均衡算法
工作流
脚本
信号值
电磁干扰抑制电路
信号获取模块
动态
集成电路芯片