超大数据量量化乘法网络高吞吐硬件加速架构

本发明属于FPGA领域，具体涉及卷积分类神经网络在FPGA上的部署方法，适用于对各种卷积分类网络进行FPGA部署。这种实现方式，可在节省大量的硬件资源的同时，实现高吞吐，高帧数，相比于传统的FPGA部署方式，节省了大量的硬件资源，提高了运算速度，降低了功耗，同时，该部署方式，具有极高的灵活性，可以根据不同的硬件资源配置，更改代码并行度，实现高资源利用率，而且，该部署方式把大批量数据压缩在片上，避免了多次访问片外存储增加的功耗以及时间消耗，具有低延时、低功耗、高运算处理速度等多种优点，有效避免了传统的卷积神经网络在FPGA上部署时所造成的资源消耗大、功耗高、运算速度慢、结构不灵活等多种问题。