PCIe接口芯片的布局布线方法

本发明公开了一种PCIe接口芯片的布局布线方法，属于芯片设计自动化领域。为解决降低Setup违例和Hold违例对芯片性能的不利影响，本发明在对PCIe接口芯片的物理版图布置的摆放和时钟树综合时，抓取IP核接收侧接口信号以及与IP核内部接收侧关联的寄存器信息，并根据所述IP核方向摆放所述与IP核内部接收侧关联的寄存器，以及根据IP核内部接收侧接口数据路径的延时长度、IP核内部接收侧接口时钟路径的延时长度，以及与IP核内部接收侧关联的寄存器之间的数据路径的延时长度，约束与接收侧关联的寄存器的时钟长度。本发明应用于芯片设计领域，芯片具有更优的性能、功耗和更小的面积。