基于FPGA的DDR4多通道数据仲裁传输方法、系统、设备及介质

本发明公开了一种基于FPGA的DDR4多通道数据仲裁传输方法，包括：S1、设计多通道架构，形成N个数据传输通道，所述N个数据传输通道相互独立；S2、设置缓存区；S3、AD采样与缓存；S4、通过写仲裁逻辑向DDR4中写入数据，寻找采样数据量最大且满足写入条件的通道，每次写入仅有该通道在向DDR4中写入数据；S5、通过中断管理逻辑定位可读通道；S6、通过读通道管理逻辑读取DDR4中的数据，依次对所有可读通道进行数据读取。本发明还公开了用于实现所述DDR4多通道数据仲裁传输方法的系统、设备及介质。本发明充分挖掘了DDR4内存的带宽潜力，显著提升了数据传输的并行处理能力。