整合式条件执行标志寄存器、计算控制方法和处理器架构

本申请提供一种整合式条件执行标志寄存器、计算控制方法和处理器架构，通过将位宽模式控制位、安全策略控制位和浮点舍入模式控制位集成到单一寄存器中，在位宽模式发生变更时支持位宽模式控制位、安全策略控制位和浮点舍入模式控制位的一体化联合更新，消除访问延迟，且利用硬件自动触发规则实现状态原子更新，并采用操作码直写映射降低控制复杂度，得以在保证安全性的前提下，实现更高效、更灵活的计算控制策略，通过硬件级状态集成，消除传统方案中软件配置延迟与状态不一致风险，使得处理器在面对混合精度、高安全性、浮点密集等任务时，能以更少的时钟周期、更小的切换成本和更高的策略一致性完成执行态管理。