半导体测试结构

本发明提供了半导体测试结构，其减少芯片制造过程中的测试次数，提高生产效率，减少测试针痕对表面平整度的影响。其包括：上层金属结构，其包括位于上层的第一测试焊盘、第二测试焊盘、以及连接两组焊盘的上层连接金属层；底层金属结构，其包括位于底层的第三测试焊盘、第四测试焊盘、以及连接两组焊盘的下层连接金属层；以及多层串联连接结构，其适配芯片厚度内的中间金属线路层布置，相邻的两层中间金属线路层之间通过过孔结构连接；所述第一测试焊盘、第四测试焊盘为外侧布置的测试焊盘，所述第二测试焊盘、第三测试焊盘为内侧布置的测试焊盘。