一种基于RISC-V指令集架构扩展的极化码译码器

本发明公开了一种基于RISC‑V指令集架构扩展的极化码译码器，该译码器集成于通信系统中，采用协处理器形式，通过内存总线与主处理器和内存进行连接，并设计了数据缓存区以减少内存访问压力、提升数据复用效率。译码器包含取指及写回模块、数据搬运模块、f运算模块、g运算模块、基本单元函数运算模块、估计比特运算模块及数据缓存区七个子模块，并支持自定义RISC‑V扩展指令。本发明还公开了利用上述译码器进行极化码串行抵消（Successive Cancellation,SC）译码运算的方法。