存储器编译器IP时序收敛与功耗协同优化方法及系统

本发明提供存储器编译器IP时序收敛与功耗协同优化方法及系统，涉及编译器技术领域，包括通过获取电路网表信息，提取时序路径，进行布线拓扑分析，采用细粒度功耗控制策略划分功耗控制域，构建深度神经网络模型预测延迟，训练决策树模型得到优化策略，计算路径优先级进行功能分区，最终生成满足时序收敛要求且功耗优化的布局布线方案。本发明实现了存储器编译器IP的时序收敛与功耗的协同优化，提高了集成电路性能。