存算一体芯片架构、芯片堆叠封装结构以及终端设备

本申请提供的存算一体芯片架构、芯片堆叠封装结构以及终端设备，本申请通过第一存储单元、逻辑计算单元的3D堆叠设计，实现存储与计算的物理紧耦合，解决了传统存储与计算的物理分离问题，显著减少数据搬运距离以及跨芯片通信开销，减少芯片面积与封装工艺复杂度，支持端侧人工智能推理及大量数据读写的应用场景。本申请第一存储单元与逻辑计算单元通过垂直互连技术直接互联，降低了数据访问延迟，满足端侧设备对低延迟的需求，本申请的存算一体芯片架构在能效比上实现了显著降低。