一种基于UVM的原子级计算芯片验证方法

本发明涉及数字集成电路的功能验证领域，公开了一种基于UVM的原子级计算芯片验证方法。本发明首先搭建一个包含各个核心组件的UVM仿真验证平台；接着用软件程序生成具有物理意义的测试激励，包含如构型、泛函、赝势、轨道文件等信息；随后将所述测试激励分别输入至所搭建的UVM验证平台及软件参考模型；所述UVM验证平台将测试激励作用于待测设计，并输出计算结果；所述参考模型也相应生成参考结果；最终，将待测设计的输出与参考模型的输出进行对比，通过可视化辅助分析和定量误差分析验证原子级计算芯片功能的正确性。本发明通过基于物理约束的激励生成和有效的误差评价方法，能够解决原子级计算芯片的功能验证难题。