通过FPGA在VOIP接收端恢复时钟的方法及系统

AITNT
正文
推荐专利
通过FPGA在VOIP接收端恢复时钟的方法及系统
申请号:CN202511211293
申请日期:2025-08-28
公开号:CN120750481B
公开日期:2025-12-26
类型:发明专利
摘要
本发明公开了通过FPGA在VOIP接收端恢复时钟的方法及系统,涉及恢复时钟领域。具体公开了通过FPGA在VOIP接收端恢复时钟的方法,发送端将源时钟的下降沿传输的源数据打包成报文后传输到接收端;接收端提取报文中的源数据并存入接收缓冲区;根据接收缓冲区中数据个数的变化,采用时钟控制算法输出一个恢复时钟,通过该恢复时钟的上升沿输出接收缓冲区中的数据;时钟控制算法引入源时钟的数据传输速率和最大网络抖动时延。本发明能够提高时钟恢复的准确性和稳定性,解决了最大网络抖动时延的影响,同时降低了算法的运算规模。
技术关键词
接收端 数据 网络抖动 报文 时钟恢复 周期 发送端 时延 可读存储介质 计时器 控制模块 处理器 速率 计算机 电子设备 规模 存储器 算法
系统为您推荐了相关专利信息
1
辅助编程控制方法、电子设备、存储介质及程序产品
编程控制方法 人工智能模型 人工智能辅助 参数 光标
2
作业人员跨镜头跟踪方法、系统、设备及存储介质
作业现场 融合特征 镜头 文本 图像特征提取
3
一种移动CT用动态倾角传感器测量系统
动态倾角传感器 CT机 数据通信模块 滤波模块 校准
4
基于知识图谱注意网络与深度学习的电动汽车负荷预测方法
负荷预测方法 充电站 负荷预测模型 负荷预测系统 网络
5
三维集成存储芯片的测试方法及控制装置
芯片互连 集成存储芯片 逻辑电路 测试方法 数据传输通路
添加客服微信openai178,进AITNT官方交流群
驱动智慧未来:提供一站式AI转型解决方案
沪ICP备2023015588号