摘要
本发明公开了通过FPGA在VOIP接收端恢复时钟的方法及系统,涉及恢复时钟领域。具体公开了通过FPGA在VOIP接收端恢复时钟的方法,发送端将源时钟的下降沿传输的源数据打包成报文后传输到接收端;接收端提取报文中的源数据并存入接收缓冲区;根据接收缓冲区中数据个数的变化,采用时钟控制算法输出一个恢复时钟,通过该恢复时钟的上升沿输出接收缓冲区中的数据;时钟控制算法引入源时钟的数据传输速率和最大网络抖动时延。本发明能够提高时钟恢复的准确性和稳定性,解决了最大网络抖动时延的影响,同时降低了算法的运算规模。
技术关键词
接收端
数据
网络抖动
报文
时钟恢复
周期
发送端
时延
可读存储介质
计时器
控制模块
处理器
速率
计算机
电子设备
规模
存储器
算法
系统为您推荐了相关专利信息
编程控制方法
人工智能模型
人工智能辅助
参数
光标
动态倾角传感器
CT机
数据通信模块
滤波模块
校准
负荷预测方法
充电站
负荷预测模型
负荷预测系统
网络
芯片互连
集成存储芯片
逻辑电路
测试方法
数据传输通路