三维集成存储芯片的测试方法及控制装置

本发明涉及一种三维集成芯片的测试方法以及一种控制装置。所述测试方法中，先向三维集成存储芯片的第M存储层发送片选信号以选中第M存储层，之后通过逻辑电路层的IO接口对第M存储层进行读写操作，并且断开第M存储层接收写入数据的全局读出放大电路与对应的存储阵列之间的数据传输通路，使所述读写操作写入的数据隔离在全局读出放大电路，之后被读出并返回逻辑电路层，再判断读取的数据与写入的数据是否一致，若一致，则逻辑电路层与第M存储层之间的芯片互连通路无故障，若不一致，则存在故障。所述测试方法排除了存储阵列故障对测试结果的影响，提高了测试结果的精确性，有助于改进制作工艺。所述控制装置可执行上述测试方法。