一种时钟树综合方法、计算机设备、可读存储介质和程序产品

本发明涉及芯片设计领域的一种时钟树综合方法、计算机设备、可读存储介质和程序产品，时钟树综合方法中步骤包括聚类、降延迟、降功耗及做平，本方法通过在时钟树综合流程中采用新的详细布局方式，将详细布局调整到降功耗阶段和做平阶段之间，使得进行详细布局的时机更加科学，减小了详细布局中摆放位置合法化对时序器件的移动，使得时钟树综合的结果更接近理论预期。利用边界框限制了计算候选位置时的搜索范围，通过位置保持参数实现了详细布局中器件移动范围的可控性，同时由于时序器件的位置变化更小，时钟树综合的结果质量也更加稳定，特别是在较低的最大摆放密度约束下，本方法可以降低详细布局导致的时钟树综合的结果质量的恶化。