一种面向互联芯片的时延测试方法、系统及程序产品

本发明提供一种面向互联芯片的时延测试方法、系统及程序产品，该方法包括：采集第一测试信号以得到原始信号；采集经过被测芯片的第二测试信号，得到延时信号；第一测试信号与第二测试信号为相关联的周期性二进制序列；周期性二进制序列的周期大于被测芯片的时延；从原始信号截取预设时间范围内的第一截取信号，以及从延时信号中截取预设时间范围内的第二截取信号；预设时间范围的时间长度不小于周期性二进制序列的周期；将第一截取信号或第二截取信号朝设定方向循环移位，记录第一截取信号与第二截取信号重合时对应的目标移位位数；根据目标移位位数确定被测芯片的时延。本发明可以提高芯片时延测试的准确性。