一种基于FPGA的神经网络加速器自动化设计方法

本发明属于集成电路设计技术领域，具体为一种基于FPGA的神经网络加速器自动化设计方法。本发明该方法包括神经网络加速器的自动生成与快速验证两部分；生成部分包括：读取并解析XML格式表述的神经网络模型；采取分层分块策略实现资源的有效复用；采用层次化建模策略建立标准单元库，设计实现神经网络层级的硬件描述LayerHW；生成核心运算模块；运算模块与存储模块、控制模块协同构成数据流驱动的顶层架构系统。验证部分包括：在加速器设计中集成检测模块，用以监控特定层级的运算输出；评估硬件架构的正确性；当检测到输出差异，即刻触发机制，并精确定位并诊断加速器中潜在错误。本发明可大幅提高神经网络加速器的设计效率和验证速度。