一种改进的数字信道化FPGA实现方法

本发明公开了一种改进的数字信道化FPGA实现方法，该方法通过滤波器设计及加权模块、数据分组及折叠相加模块和频率修正及FFT运算模块，得到数字信道化的结果：滤波器设计及加权模块用于确定抽取倍数和信道个数，通过设计一个多阶的多相滤波器，然后对输入的AD信号进行加权处理；数据分组及折叠相加模块用于对加权后的AD数据进行时域处理，针对奇偶信道结构的不同，不用分开处理即可同时得到奇路数据和偶路数据；频率修正及FFT运算模块用于先对折叠相加后的奇偶信道数据经过FFT处理，再经过频率修正后即可得到信道化后的奇偶信道数据。本发明解决了传统FFT的信道化技术频域信道划分不够灵活的问题，信号跨信道的问题。