时钟检测电路和芯片

本申请属于电路技术领域，公开了一种时钟检测电路和芯片，所述时钟检测电路包括：第一滤波模块，用于根据第一参考频率对第一时钟滤波输出第二信号；第二滤波模块，用于根据第二参考频率对第二信号滤波输出第三信号；组合逻辑模块，用于对第二信号和第三信号进行组合逻辑处理输出第四信号，第二信号、第三信号与第一时钟相同时，第四信号与第一时钟相同，否则第四信号为高电平或低电平。本申请提供的时钟检测电路，只能通过频率低于第一参考频率且高于第二参考频率的输入时钟，实现了对输入时钟进行检测，解决了输入时钟偏差较大而导致电路异常的问题。