一种芯片三维堆叠的结构及其制程工艺

本发明涉及芯片技术领域，具体地说是一种芯片三维堆叠的结构及其制程工艺。一种芯片三维堆叠的结构，包括载体，所述的载体上设有若干堆叠的晶圆，晶圆内设有硅通孔，硅通孔内设有导电结构一，相邻上下层晶圆的硅通孔连通，并且每个晶圆硅通孔内的导电结构一与该晶圆内的焊盘电连接。同现有技术相比，采用TSV Via‑last制程在晶圆内部形成硅通孔的，相比现有的Via‑middle制程，无需在晶圆制造时预先埋入TSV，降低了晶圆制造的成本。将上下芯片中的硅通孔直接连接在一起，TSV的连接界面上不存在TSV以外的其它结构，如焊盘凸点等。因此减低了TSV连接时的电阻以及插入损失，提高了数据传输性能。采用晶圆键合技术，减低了晶圆减薄工艺的难度，可以将晶圆中的Si衬底厚度减薄到极致，从而大大降低了芯片间互连的距离，提高了数据传输性能。