嵌入式闪存控制电路、芯片及电子设备

本申请实施例提供了一种嵌入式闪存控制电路、芯片及电子设备，该嵌入式闪存控制电路，包括：译码模块、仲裁模块和时序产生模块，其中，译码模块，用于将闪存访问命令中主机分配的第一地址转换为嵌入式闪存的第二地址，并判断闪存访问命令的权限；仲裁模块，用于仲裁多个闪存访问命令的优先级；时序产生模块，用于产生闪存访问命令对应的闪存时序。本申请实施例的控制电路，将命令译码及权限控制、命令仲裁、产生命令时序等分离，设计成结构化组件，能够降低嵌入式闪存控制电路的高耦合性，在不同产品复用时可最低程度修改或者模块化替换，能很大程度上节省芯片设计与验证的人力投入。