一种存储器测试电路、存储器测试方法和相关装置

本申请实施例公开了一种存储器测试电路、存储器测试方法和相关装置，用于对存储器进行测试。本申请实施例电路包括：联合测试工作组JTAG接口和多级存储器内建自测试MBIST模组；各级MBIST模组串联，每一级MBIST模组均连接有各自对应的至少一个存储器；第一级MBIST模组的输入端接JTAG接口，最后一级MBIST模组的输出端接JTAG接口，以在第一级MBIST模组的输入端接收到JTAG接口发送的多个测试向量时，根据每一个测试向量的MBIST组编号信息将测试向量分配至每一级MBIST模组，每一级MBIST模组基于各自的测试向量对所连接的存储器进行测试得到测试结果，再将每一级MBIST模组的测试结果汇总并从最后一级MBIST模组的输出端发送至JTAG接口。