用于加解密的处理器、芯片和电子设备

本申请提供一种用于加解密的处理器、芯片和电子设备。处理器包括多个蝶形单元，蝶形单元的多个运算子单元相互连接，任意两个运算子单元之间的开关件用于导通或断开连接，运算子单元基于对应的第一算子进行运算；处理器基于模式选择信号，调整各个蝶形单元中的各个开关件的状态，以调整各个运算子单元之间的连接关系与模式选择信号匹配，模式选择信号对应的运算模式包括多个预设运算模式至少一个。蝶形单元的运算子单元的连接关系可以调整，来适配不同运算模式，从而大大减少蝶形单元的数量，不仅可以降低成本，而且还可以降低电路复杂度，并且通过硬件的方式执行运算，极大地提高了加解密过程的运算速度，提升了加解密的效率。