一种SoC系统的分组总线互连架构

本发明属于芯片设计领域，提出一种SoC系统的分组总线互连架构，包括一条系统总线矩阵SYS_BUS_Matrix、至少1路处理器总线矩阵CBM、至少1路高速外设总线矩阵HPBM、至少1路存储器总线矩阵RBM和1路低速外设总线矩阵SPBM，其中，CBM、HPBM、RBM和SPBM均通过总线桥与SYS_BUS_Matrix连接；CBM上挂载嵌入式处理器，同时CBM连接RMB；HPBM上挂载高速外设，同时HPBM连接RMB；RBM上挂载RAM存储器，同时RBM连接CBM、HPBM；SPBM通过AXI‑AHB桥连接多路AHB总线，SPBM通过AXI‑APB桥连接多路APB总线，同时SPBM连接SYS_BUS_Matrix，AHB总线或APB总线上挂载多路低速外设。本发明能够均衡处理器、高速外设、存储等模块之间总线传输，有效减少高速接口之间的总线竞争，提高数据传输效率，简化芯片后端实现，从而使整个SOC系统性能最优化。