基于伪随机序列注入的流水线SAR ADC数字后台校准方法

本发明涉及一种基于伪随机序列注入的流水线SAR ADC数字后台校准方法，属于模拟集成电路技术领域。在第一级SAR ADC量化得到余差信号后，在余差信号中注入伪随机序列，叠加后的信号被后级ADC采样和转换，最终在数字码输出码中引起非线性误差，接着对输入的序列和数字输出码作相关运算得到电路中非理想因素的误差信息，最后通过变步长的迭代算法逼近电路中实际的级间增益值用于数字码重构模拟信号，最终达到校准的效果。本发明可避免迭代过程步长step对速度和精度的影响，用于校准电容失配和运放的有限增益引起的级间增益误差，且在校准的迭代过程中实现更优的速度和精度，明显改善ADC的性能，提高信噪比和无杂散动态范围。