一种基于FPGA的多通道雷达同步授时方法及系统

本发明涉及一种基于FPGA的多通道雷达同步授时方法及系统，该方法包括：基于基准时间，通过FPGA输出精准时钟信号；根据精准时钟信号，分别计算待授时雷达的多个通道所需频率对应的时钟脉冲；提取待授时雷达的多个通道的脉冲中断信号；基于脉冲中断信号，将时钟脉冲差分传输至待授时雷达，以完成多通道雷达同步授时。本发明可大大提高时钟授时精度，同时基于FPGA的并行特性，可满足多通道同步授时。