一种芯片、芯片设计方法、制造方法及装置

本发明实施例公开一种芯片、芯片设计方法、制造方法及装置，涉及集成电路领域，能在保证三维集成芯片的测试结构被设置的同时，提高芯片主体结构对芯片面积的利用率。该芯片包括：主体结构和测试结构，主体结构和测试结构分布于待设计芯片的多个晶粒中，多个晶粒包括第一晶粒和第二晶粒，第一晶粒与第二晶粒用于彼此堆叠混合键合，形成键合晶粒组；测试结构包括至少两个关键组件；键合晶粒组的预设位置设置有主体结构的至少一部分元素，预设位置包括以下至少一项：至少一个关键组件的沿第一方向的投影覆盖范围；与至少一个关键组件的边缘之间的距离或与该关键组件的沿第一方向的投影覆盖范围的边缘之间的距离小于预设距离阈值的位置。