一种埋嵌式芯片封装结构及其制备方法

本发明公开了半导体功率产品封装测试领域的一种埋嵌式芯片封装结构及其制备方法，所述封装结构包括金属层、绝缘介质层、金属底座和功率芯片，所述功率芯片放置于所述金属底座上，并嵌入绝缘介质层与金属层之间的凹槽内，所述功率芯片的正面、金属底座通过预先开设的金属导通孔与各层的金属层连接，形成三维电流环路；其中，功率芯片的漏极通与功率输入端连接，功率芯片的源极分别与开尔文源极接口、功率输出端连接，功率芯片的栅极与驱动信号的输入端连接，所述封装结构还包括绝缘耐压测试接口，绝缘耐压测试接口通过隔离开的金属层和金属导通孔与最下层的金属层连接。本发明能够提高电能传输效率和功率密度，增强信号控制的精确性，提升整体结构的稳定性和可靠性。