一种基于FPGA的数字滤波器结构

本发明涉及数字滤波器技术领域，提出一种基于FPGA的数字滤波器结构。该结构将Radix‑4Booth乘法器结构与DA算法思想相结合，包含乘数编码生成器、部分积生成叠加单元和移位累加器。其中乘数编码生成器产生用于生成部分积的三位系数；部分积生成与叠加单元根据三位系数、输入数据得到部分积，并与上一级中间结果叠加得到本级中间结果；移位累加器实现对部分积之和的移位求和。与传统结构相比，本发明缩短了时钟周期数并减少了硬件资源，综合性能指标优势明显。