FPGA芯片数据排序方法、FPGA芯片、电子设备

本申请涉及一种FPGA芯片数据排序方法、FPGA芯片、电子设备。FPGA芯片与扩展的存储器通信连接，该方法包括：获取待排序数据，将待排序数据写入存储器；读取存储器中的待排序数据；将待排序数据按照预设排序次数分别进行单次排序；在每次单次排序完成后，每次输出指定范围的已排序的有序数据。本申请提供的方案，能够将FPGA芯片与存储器相结合，采用存储器缓存待排序数据，解决FPGA片上缓存资源不足的问题，从而实现在FPGA芯片中对大量数据进行快速排序，该方法FPGA实现逻辑简单，排序耗时较少，且排序的稳定性高。