一种芯片版图的布线方法、装置、设备及可读存储介质

本申请提供了一种芯片版图的布线方法、装置、设备及可读存储介质，该方法包括：基于芯片的布线参数确定版图布局对象以及对应的布线区域；其中，版图布局对象包括所有满足芯片延时偏斜要求的目标信号线以及连接在目标信号线上的缓冲单元；基于预设的布线策略确定各版图布局对象在布线区域中的目标位置参数；基于各目标位置参数分别将各版图布局对象布局到布线区域中，以输出芯片版图。本申请方案能够基于DDR布局设计的延时偏斜需求，优化匹配信号线的走线方式，选择驱动能力强的缓冲单元，并基于SSTL IO和PHY的布局确定缓冲单元的位置，使用布线工具来完成各信号线和缓冲单元的布局摆放，在确保满足DDR延时偏斜需求的同时，大大提高了布线效率。