多芯片并联的全桥封装结构

本申请公开了一种多芯片并联的全桥封装结构，包括DBC基板，DBC基板包括两组对称设置的铜箔区形成的电路层，单个铜箔区包括负极DC‑铜箔、下桥的交流AC铜箔以及上桥的DC+铜箔；下桥的第一部分N颗芯片焊接在一个铜箔区的AC铜箔上，下桥的第二部分N颗芯片焊接在另一个铜箔区的AC铜箔上；上桥的第一部分N颗芯片连接于一个铜箔区的DC+铜箔上，上桥的第二部分N颗芯片连接于另一个铜箔区的DC+铜箔上；下桥的第一部分N颗芯片并联，下桥的第二部分N颗芯片并联，上桥的第一部分N颗芯片并联，上桥的第二部分N颗芯片并联，且上桥的第一部分N颗芯片与下桥第一部分N颗芯片串联，上桥的第二部分N颗芯片与下桥第二部分N颗芯片串联，最终形成全桥封装。